第 1/1 張圖片
![Symbolic Analysis and Reduction of VLSI Circuits by Zhanhai Qin (English) Paperb - 第 1/1 張圖片](https://i.ebayimg.com/images/g/ChYAAOSwdkFmSbEF/s-l500.jpg)
Symbolic Analysis and Reduction of VLSI Circuits by Zhanhai Qin (English) Paperb
狀況:
庫存 3 件
運費:
所在地:Fairfield, Ohio, 美國
送達日期:
估計於 7月9日, 二至 7月19日, 五之間送達 運送地點 43230
退貨:
保障:
請參閱物品說明或聯絡賣家以取得詳細資料。閱覽全部詳情查看保障詳情
(不符合「eBay 買家保障方案」資格)
安心購物
物品細節
- 物品狀況
- 全新: 全新,未閱讀過和使用過的書籍,狀況完好,不存在缺頁或內頁受損。 查看所有物品狀況定義會在新視窗或分頁中開啟
- ISBN-13
- 9781441936714
- Book Title
- Symbolic Analysis and Reduction of VLSI Circuits
- ISBN
- 9781441936714
- Subject Area
- Technology & Engineering
- Publication Name
- Symbolic Analysis and Reduction of Vlsi Circuits
- Publisher
- Springer
- Item Length
- 9.3 in
- Subject
- Electronics / Circuits / Vlsi & Ulsi, Electrical
- Publication Year
- 2010
- Type
- Textbook
- Format
- Trade Paperback
- Language
- English
- Item Weight
- 16.7 Oz
- Item Width
- 6.1 in
- Number of Pages
- Xxiv, 284 Pages
關於產品
Product Information
Symbolic analysis is an intriguing topic in VLSI designs. The analysis methods are crucial for the applications to the parasitic reduction and analog circuit evaluation. However, analyzing circuits symbolically remains a challenging research issue. Therefore, in this book, we survey the recent results as the progress of on-going works rather than as the solution of the field. For parasitic reduction, we approximate a huge amount of electrical parameters into a simplified RLC network. This reduction allows us to handle very large integrated circuits with given memory capacity and CPU time. A symbolic analysis approach reduces the circuit according to the network topology. Thus, the designer can maintain the meaning of the original network and perform the analysis hierarchically. For analog circuit designs, symbolic analysis provides the relation between the tunable parameters and the characteristics of the circuit. The analysis allows us to optimize the circuit behavior. The book is divided into three parts. Part I touches on the basics of circuit analysis in time domain and in s domain. For an s domain expression, the Taylor's expansion with s approaching infinity is equivalent to the time domain solution after the inverse Laplace transform. On the other hand, the Taylor's expansion when s approaches zero derives the moments of the output responses in time domain. Part II focuses on the techniques for parasitic reduction. In Chapter 2, we present the approximation methods to match the first few moments with reduced circuit orders. In Chapter 3, we apply the Y-Delta transformation to reduce the dynamic linear network. The method finds the exact values of the low order coefficients of the numerator and denominator of the transfer function and thus matches part of the moments. In Chapter 4, we handle two major issues of the Y-Delta transformation: common factors in fractional expressions and round-off errors. Chapter 5 explains the stability of the reduced expression, in particular the Ruth-Hurwitz Criterion. We make an effort to describe the proof of the Criterion because the details are omitted in most of the contemporary textbooks. In Chapter 6, we present techniques to synthesize circuits to approximate the reduced expressions after the transformation. In Part III, we discuss symbolic generation of the determinants and cofactors for the application to analog designs. In Chapter 7, we depict the classical topological analysis approach. In Chapter 8, we describe a determinant decision diagram approach that exploits the sparsity of the matrix to accelerate the computation. In Chapter 9, we take only significant terms when we search through determinant decision diagram to approximate the solution. In Chapter 10, we extend the determinant decision diagram to a hierarchical model. The construction of the modules through the hierarchy is similar to the Y-Delta transformation in the sense that a byproduct of common factors appears in the numerator and denominator. Therefore, we describe the method to prune the common factors.
Product Identifiers
Publisher
Springer
ISBN-10
1441936718
ISBN-13
9781441936714
eBay Product ID (ePID)
109163141
Product Key Features
Number of Pages
Xxiv, 284 Pages
Language
English
Publication Name
Symbolic Analysis and Reduction of Vlsi Circuits
Publication Year
2010
Subject
Electronics / Circuits / Vlsi & Ulsi, Electrical
Type
Textbook
Subject Area
Technology & Engineering
Format
Trade Paperback
Dimensions
Item Weight
16.7 Oz
Item Length
9.3 in
Item Width
6.1 in
Additional Product Features
Dewey Edition
22
Target Audience
Scholarly & Professional
Number of Volumes
1 Vol.
Illustrated
Yes
Dewey Decimal
621.39/5
Lc Classification Number
Tk1-9971
Table of Content
Fundamentals.- Basics Of Circuit Analysis.- Linear VLSI Circuits.- Model-Order Reduction.- Generalized Y-? Transformation -- Fundamental Theory.- Generalized Y-? Transformation -- Advance Topics.- Y-? Transformation: Application I -- Model Stabilization.- Y-? Transformation: Application II -- Realizable Parasitic Reduction.- Analog VLSI Circuits.- Topological Analysis of Passive Networks.- Exact Symbolic Analysis Using Determinant Decision Diagrams.- S-Expanded Determinant Decision Diagrams for Symbolic Analysis.- DDD Based Approximation for Analog Behavioral Modeling.- Hierarchical Symbolic Analysis and Hierarchical Model Order Reduction.
Copyright Date
2005
賣家提供的物品說明
運費與處理費
物品所在地:
Fairfield, Ohio, 美國
運送地點
不丹, 中國, 中國台灣, 中國澳門, 中國香港, 中非共和國, 丹麥, 乍德, 也門, 亞塞拜疆共和國, 亞美尼亞, 以色列, 伊拉克, 伯利茲, 佛得角群島, 保加利亞, 克羅地亞共和國, 全球, 冰島, 列支敦士登, 利比利亞, 剛果共和國, 剛果民主共和國, 加拿大, 加納, 加蓬共和國, 匈牙利, 南非, 南韓, 博茨瓦納, 卡塔爾, 印尼, 印度, 危地馬拉, 厄瓜多爾, 厄立特里亞, 吉布提, 吉爾吉斯, 哈薩克, 哥倫比亞, 哥斯達黎加, 喀麥隆, 圖瓦盧, 土庫斯安德凱科斯群島, 土庫曼, 土耳其, 圭亞那, 坦桑尼亞, 埃及, 埃塞俄比亞, 基里巴斯, 塔吉克, 塞內加爾, 塞拉利昂, 塞浦路斯, 塞爾維亞, 塞舌爾, 墨西哥, 多哥, 多明尼加, 多明尼加共和國, 奧地利, 孟加拉, 安哥拉, 安圭拉島, 安提瓜和巴布達, 安道爾, 寮國, 尼加拉瓜, 尼日利亞, 尼日爾, 尼泊爾, 巴哈馬, 巴基斯坦, 巴拉圭, 巴林, 巴西, 布基納法索, 布隆迪, 希臘, 幾內亞, 幾內亞比索, 庫克群島, 德國, 意大利, 愛沙尼亞, 愛爾蘭, 所羅門群島, 拉脫維亞, 挪威, 捷克共和國, 摩洛哥, 摩爾多瓦, 摩納哥, 斐濟, 斯威士蘭, 斯洛伐克, 斯洛文尼亞, 斯瓦爾巴群島和揚馬延島, 斯里蘭卡, 新加坡, 日本, 智利, 柬埔寨, 格恩西島, 格陵蘭, 格雷納達, 格魯吉亞, 梵蒂岡, 比利時, 毛里求斯, 汶萊, 沙特阿拉伯, 法國, 波斯尼亞和黑塞哥維那, 波蘭, 泰國, 津巴布韋, 洪都拉斯, 海地, 湯加, 澤西島, 澳洲, 烏干達, 烏拉圭, 烏茲別克, 牙買加, 特里尼達和多巴哥, 玻利維亞, 瑙魯, 瑞典, 瑞士, 瓦利斯和富圖納群島, 瓦努阿圖, 甘比亞, 百慕達群島, 盧旺達, 盧森堡, 直布羅陀, 福克蘭群島(馬爾維納斯), 科威特, 科特迪瓦(象牙海岸), 秘魯, 突尼斯, 立陶宛, 約旦, 納米比亞, 紐埃, 紐西蘭, 索馬里, 羅馬尼亞, 聖基茨-尼維斯, 聖文森和格瑞那丁, 聖皮耶與密克隆群島, 聖盧西亞, 聖赫倫那島, 聖馬力諾, 肯亞, 芬蘭, 英國, 英屬維爾京群島, 茅利塔尼亞, 荷屬安地列斯群島, 荷蘭, 莫桑比克, 菲律賓, 萊索托, 葛摩, 葡萄牙, 蒙古, 蒙特色拉特島, 薩爾瓦多, 蘇里南, 西撒哈拉, 西班牙, 貝寧, 贊比亞, 赤道幾內亞, 越南, 開曼群島, 阿富汗, 阿拉伯聯合酋長國, 阿曼, 阿根廷, 阿爾及利亞, 阿爾巴尼亞, 阿魯巴, 馬來西亞, 馬其頓, 馬拉維, 馬爾代夫, 馬約特島, 馬耳他, 馬達加斯加, 馬里, 黎巴嫩, 黑山
排除:
APO/FPO, 俄羅斯聯邦, 利比亞, 委內瑞拉, 巴布亞新畿內亞, 巴拿馬, 巴貝多, 新喀里多尼亞, 法屬圭亞那, 法屬玻里尼西亞, 烏克蘭, 瓜德羅普島, 留尼汪島, 白俄羅斯, 美國領地, 西薩摩亞, 阿拉斯加/夏威夷, 馬提尼克島
運費與處理費 | 每加一件物品 | 運送地點 | 運送方式 | 運送*查看送達備註 |
---|---|---|---|---|
免運費 | 免費 | 美國 | Economy Shipping | 估計於 7月9日, 二至 7月19日, 五之間送達 運送地點 43230 |
處理時間 |
---|
通常會在收到所有款項後的 10 個工作日內發貨。 |
稅項 |
---|
結賬時相關稅項可能適用。 進一步了解進一步了解為 eBay 購物繳稅。 |
物品編號 395144538825 的銷售稅
物品編號 395144538825 的銷售稅
賣家會對寄往以下各州的物品收取銷售稅:
州/省 | 銷售稅稅率 |
---|
退貨政策
收到物品後聯絡賣家的期限: | 退款方式 |
---|---|
30 日 | 退款 |
買家負責支付退貨運費。
賣家信用評價 (1,025,541)
l***l (452)- 買家留下的信用評價。
過去 1 個月
購買已獲認證
Item was shipped incorrectly but grandeagleretail gave me a refund . Thanks for the GREAT customer service. Sorry it worked out this was,but again great customer service. Thanks!
e***l (1471)- 買家留下的信用評價。
過去 1 個月
購買已獲認證
AAAAAAAAAAAAAAAAA++++++++++++++++
2***p (1088)- 買家留下的信用評價。
過去 1 個月
購買已獲認證
Great job thanks